エルピーダ、2GビットGDDR5の開発に成功

　

　エルピーダメモリは6月24日、50nmプロセスおよびCu配線技術を採用した2GビットGDDR5「EDW2032BABG」を開発したことを発表した。

　2GビットGDDR5「EDW2032BABG」

　同製品は、同社ミュンヘンデザインセンターにて開発されたもので、同社の独自設計としては初のグラフィックスDRAMとなる。データ転送速度は7Gbps(max)で、構成は64Mビット×32、8バンクとなっており、×32と×16の2種類のI/O構成により、カスタマのさまざまなシステムに対応することが可能だ。また、量産時のテストコスト削減のため、超高速テスタが不要な独自のテスト手法が採用されているという。

　メモリにグラフィックスDRAM(GDDR)を用いるGPUの用途は、ゲーム機やPCなどのグラフィックス分野に限らず、その演算パワーを活かして、科学技術計算や物理シミュレーション、デジタル画像処理やビデオ変換などへと広がっている。これらグラフィックス用途向けに2GビットGDDR5を採用することで、従来の1Gビット品の実装時に比べGPUあたり2倍のフレームバッファサイズを実現することが可能となる。これによりGPUは、メインメモリとの間で大きな画像データをやりとりすることなく高速処理を行えるようになり、リアルなPCグラフィックス表現が可能となるほか、科学技術計算や物理シミュレーションなどでも、より大きな規模のデータを扱うことができると同時に、より多くのスレッド処理が可能となり、性能の向上が期待できるようになる。

　現在、同社は1GビットGDDR3/GDDR5を台湾Winbond Electronicsへ製造委託しているが、今回開発した2GビットGDDR5は自社の広島工場にて生産を行う予定。自社工場での生産体制を整えることで、今後予想されるグラフィックDRAMの需要増に、よりタイムリーかつフレキシブルに対応できるようになるとしている。

　なお、製品のサンプル出荷は2010年7月、量産開始は2010年第3四半期が予定されている。

Freescale、QorIQファミリを拡充

　

　Freescale Semiconductorは、6月21日(米国時間)より開催している同社のテクノロジーフォーラム「FTF(Freescale Technology Forum)Americas」において、Powerアーキテクチャベースの組み込みプロセッサ「QorIQ」のラインナップ拡充を発表した。

　 フリースケール・セミコンダクタ・ジャパンのネットワーク、インダストリアル、コンスーマ・マーケティング本部部長の岩瀬肇氏

　「半導体産業にはムーアの法則が存在するが、IPトラフィックの伸び率はそれを超えるという予測が立っている。しかし、ネットワークに対する設備投資額は低い割合のままであり、効率のよい高性能ネットワークシステムを構築する必要が生じている。しかも、ネットワーク上を流れるトラフィックの種類もビデオ、Webメール、ビジネス用途などさまざまなものとなっており、それらを高速に処理していくためには高い処理性能がサーバなど各種ネットワーク機器に求められる」(フリースケール・セミコンダクタ・ジャパンのネットワーク、インダストリアル、コンスーマ・マーケティング本部部長の岩瀬肇氏)ということであり、それらを処理するための高い処理性能を持つプロセッサが求められていた。

　ムーアの法則による半導体の性能向上を超す勢いでネットワークトラフィック量が増大していくが、それに見合うだけの設備投資は望めないのが現状のため、同程度の金額の機器1つ1つの性能向上で対応を図っていくしかないというのが問題となってきている

　現状のネットワーク機器における技術課題は2つあると同氏は指摘する。1つはネットワーク制御系で、「分割しにくい制御系処理、高性能化と省電力化要求のバランス、そしてより広いメモリ空間への要求などが存在しており、こうした課題を解決するためにはコア単体(単一スレッド)の高性能化が求められている」とする。もう1つは制御系とデータ処理系の統合で、「大量のチャネル、ユーザーを扱うデータ系処理を実現しつつ、消費電力を押さえて、ボード面積やBOMコストの削減という問題の両立が求められており、こうした課題を解決するためには高度に統合化された省電力マルチコアを活用する必要がある」とする。

　こうした課題を解決するために開発されたのが、QorIQファミリの中でも最上位に位置する64ビットISA(Powerアーキテクチャv2.06準拠)をサポートし、アドレス可能なメモリ空間を64GBまで増加させた64ビット対応の「e5500」コアを搭載した「QorIQ P5」ファミリとなる。P5ファミリには、2コアの「P5020」と1コア「P5010」の2つの製品がラインナップされる。

　64ビットコアアーキテクチャを採用した「e5500」

　e5500は最大2.5GHzのコア周波数を実現しており、現行世代のPowerアーキテクチャコア(e500mc@1.5GHz)比で2倍のシングルコア性能を実現できる。また、既存のソフトウェアとの互換性を維持するハイブリッド32ビットモードを採用。これにより、ソフトウェアの設定で32ビットモードと64ビットモードの切り替えが可能となり、64ビットアーキテクチャへの移行を容易に行うことが可能になるという。

　また、併せて低消費電力を維持しながら、クアッドコアを活用することで複数機能などの制御を可能とする「QorIQ P3」ファミリも発表された。P3ファミリ製品となる「P3041」は、e500mcコアを4つ搭載し、各コアは1.5GHz駆動で、約2.5DMIPS/MHzの性能を実現しながらも12W未満の消費電力を維持することが可能だ。

　P5010/P5020/P3041それぞれの概要

　P5およびP3ファミリがQorIQとして追加されたことで、これでP1～P5までのすべてのQorIQのラインナップが揃ったこととなり、それぞれの要件に応じて、同じPowerアーキテクチャを活用して設計、製造することが可能となる。また、コア数が異なる場合でも、ソフトウェアの互換性はもとより、ピンの互換性ならびにツールチェーンの再利用性を確保、これによりソフトウェア資産の流用などが容易となり開発費を抑制しながら、高性能なシステムの開発が可能となるという。

　P5とP3ファミリの登場でQorIQは比較的ローエンド向けのP1からハイエンド向けP5までのすべてのラインナップが出揃ったこととなる

　それぞれのQorIQで、ピン互換を確保しており、用途や要求性能に応じて組み変えることが可能

　P5、P3ともに45nm SOIプロセスを採用しており、低消費電力化を図っている。「P5においても30Wをターゲットラインとしており、通信機器などではこれを切る必用があるため、現状のプロセスのままではコアをこれ以上増やすといった計画はない」(同)とのことだが、プロセスの微細化などによる低消費電力化が進めば、より多くのコアを搭載した製品が出てくる可能性を示唆した。また、64ビットコアのP5以外のファミリへの適用可能性も市場動向としながらもあるとしており、必要に応じてそうした対応を図っていく計画としている。

　なお、P5020およびP5010のシミュレーションモデルは2010年7月より出荷を開始、最初のサンプルを2010年第4四半期に出荷予定としているほか、コード生成やデバッグのためのツール「CodeWarrior」も2010年末には64ビット対応を終える予定とのこと。一方のP3041は、2010年第4四半期にサンプル出荷を開始する予定で、P5010/P5020/P3041のいずれもともに2011年下期からの量産開始を予定している。

Freescale、ARM Cortex-M4を採用した新マイコンファミリ「Kinetis」を発表

　

　Freescale Semiconductorは、6月21日(米国時間)より開催している同社のテクノロジーフォーラム「FTF(Freescale Technology Forum)Americas」において、ARM Cortex-M4プロセッサをベースとした32ビットマイコン「Kinetis」ファミリを発表した。同ファミリは、ColdFire+ファミリを補完するもので、ARMコアとミクスドシグナル技術を融合させたマイコンとなっている。

　Kinetisには、ピン、ペリフェラル、およびソフトウェアの互換性を持つ7ファミリが用意されており、全製品ラインナップは200種類以上が予定されている。

　 フリースケール・セミコンダクタ・ジャパン代表取締役専務の伊南恒志氏

　ARMコアを採用したマイコンの提供について、フリースケール・セミコンダクタ・ジャパンの代表取締役専務の伊南恒志氏は、「2009年、半導体市場は大きく落ち込んだが、年の後半に入り急速に回復が始まった。それは組み込みの市場も同じで、こうした時期に、さらなるグローバル市場への展開などを図るカスタマの手伝いをしたいと考えていた。現在の組み込みはすそ野が拡大しているが、そうしたアプリケーションの拡大、高機能化に伴い、ソフトウェアの開発コストの増大が進んでおり、プロセッサコアは早期に選定したいというニーズがあった。そうなってくると潜在的にARMコアを選択するニーズは無視できないものとなり、これまでの68KベースのColdFire、PowerベースのQorIQとKinetisという3つの選択肢を用意し、カスタマのこれまでの資産を守りつつ、新しい取り組みを行うことを決めた」と説明する。

　Kinetisを加えたFreescaleのマイコンラインナップ

　Kinetisは、同社の90nm薄膜ストレージ(TFS)技術、およびサイズ設定が可能なEEPROMであるFlexMemory機能をベースとしている。また、KinetisとColdFire+は、ソフトウェア開発プラットフォームおよび超低消費電力モードが共通化されており、カスタマは最終製品の要件に応じたソリューションの選択が可能だ。また、最大動作周波数は180MHzで、動作時電流は200μA/MHz以下、スタンバイ時は500nA以下を実現している。

　Kinetisシリーズの共通機能各種

　ARM Cortex-M4は、ARM Cortex-M3の上位互換コア。M3を信号処理用に拡張したもので、1サイクル実行の32ビット積和演算(MAC)ユニット、DSPおよびSIMD演算命令への対応、単精度浮動小数点演算ユニットの追加などが図られている。また、Freescale独自の機能として、複数のマスタ/スレーブの同時バス・アクセスを可能とするクロスバスイッチやDMAコントローラ、各種省電力モードなどがプラットフォームとして追加されている。

　Cortex-M4の概要とプラットフォームとしてFreescaleが追加した特長

　7ファミリは、搭載する機能およびメモリ容量によって分けられており、ファミリ別の追加機能として主なものとしては、「DRAM Controller」「Hardware Temper Detect」「Dual CAN」「Encryption」「Ethernet(IEEE 1588)」「Floating Point Unit」「NAND Flash Controller」「LCD(Segment/Graphics)」「USB OTG(Full Speed&High Speed)」の9つがあり、これらを搭載しているか否かで、上位から「K70」「K60」「K50」「K40」「K30」「K20」「K10」に分別され、「K70」および「K60」はネットワーク接続機器向け、「K50」はヘルスケア機器向け、それ以下はモータコントロール向けというように想定しているという。

　Kinetisのファミリ別の追加機能

　フリースケール・セミコンダクタ・ジャパン ネットワーク、インダストリアル、コンスーマ・マーケティング本部インダストリアル・マーケティングの喜須海統雄氏

　気になるのは従来のColdFireの存在だが、そちらは今後、アプリケーションに特化した製品を開発していく計画としており。Kinetisは汎用マイコンとしての位置づけで、幅広いバリエーションを用意し、カスタマのニーズに対応していくとする。また、「今回のラインナップ拡充により、カスタマの選択肢が広がったのが、市場に対してのもっとも大きな意味を持つ」(フリースケール・セミコンダクタ・ジャパン ネットワーク、インダストリアル、コンスーマ・マーケティング本部インダストリアル・マーケティングの喜須海統雄氏)としており、今回の7ファミリに加え、新たなファミリの開発も進めていく計画があることを明らかにした。

　各種の開発環境も併せて提供することで、開発負担の軽減を狙う

　なお、サンプル出荷は2010年第3四半期(7～9月)より順次開始される予定で、12カ月以内にすべてのラインナップが出揃う予定としている。第3四半期に登場するのは、128KB～512KBのメモリ容量を搭載した「K40」「K30」「K20」「K20」および「K60」の各種製品約70品目で、2011年初頭からの量産が予定されている。

Xilinx、28nmプロセス採用FPGA「Xilinx 7」シリーズとして3ファミリを発表

　

　Xilinxは6月21日(米国時間)、同社が開発を進めてきた28nmプロセスFPGAのブランド名を「Xilinx 7」シリーズとし、「Virtex-7」「Kintex-7」「Antix-7」の3つのファミリとして提供していくことを発表した。

　Xilinxの28nmプロセスFPGA「Xilinx 7」シリーズとして提供される3ファミリの概要

　Xilinx プログラマブルプラットフォーム開発担当シニアヴァイスプレジデントのVictor Peng氏

　Xilinx 7シリーズは、同社がこれまで提供してきた「Virtex」と「Spartan」という系譜とは異なり、「Virtex」をベースとした同一アーキテクチャ上で作られた3ファミリで構成される。また、TSMCの28nm HPL(low power with HKMG)プロセスを採用したことで、「40nmプロセスのVirtex-6比で、総消費電力を50%削減しながら、最大200万ロジックセルの搭載を可能とし、システム性能や価格性能比を2倍に高めることが可能だ」(Xilinx プログラマブルプラットフォーム開発担当シニアヴァイスプレジデントのVictor Peng氏)という。

　特に消費電力の低減には徹底したこだわりを見せており、「ハイエンド分野においても、ローエンド分野においても低消費電力性が重要となってきており、28nmプロセスの開発において最大のポイントとしてこだわってきた」(同)と説明するほか、電力の低減のみならず、性能の向上も実現し、「ソリューションとして性能と電力を有効に活用することで、ASIC/ASSPに代わり、オペレーション全体でのコスト低減を狙うことが可能になる」(同)ことを強調する。

　徹底した消費電力の削減が28nmプロセスでは求められていたという

　低消費電力の実現とシステム性能、価格性能比などの向上により、よりASIC/ASSP領域でのFPGAの活用範囲が広がるというのが同社の主張

　電力効率の向上に対しては、複数の視点からの技術革新が行われている。まずは「スタティック消費電力の低減」で、TSMCの28nm HPLプロセスの採用、マルチスレッショルド(しきい値)電圧を採用したことによるコンフィグメモリの動作電圧を2.5Vから1.8Vへ引き下げ、不使用ブロックRAM(BRAM)の消費電力節約などにより、40nmプロセス比で65%の消費電力低減を実現した。

　また、「ダイナミック消費電力の低減」については、28nmプロセス化による「キャパシタンスの削減」が効果を発揮したほか、ハードブロックの最適化により、同比25%以上の電力低減を実現した。さらに、「I/O消費電力の低減」として、I/Oデザインとユーザー省電力モードの採用による同比30%以上の消費電力低減を実現、加えて、第5世代のパーシャルリコンフィギュレーション技術などの改良技術も加えることにより、トータルで同比50%の消費電力削減を実現したという。

　消費電力を低減したことで、発熱などが抑えられるようになる結果、従来と同様の消費電力の枠であれば利用可能な性能と集積度の向上が可能となる

　3つのファミリの区分は、高いシステム性能とロジック容量を求める機器向けの「Virtex-7」、価格対性能比を重視する機器向けの「Kintex-7」、低消費電力と低コスト性を重視する機器向け「Artix-7」となっており、統一されたアーキテクチャ上で展開することで、「例えばKintex-7で開発していたが、電力の問題は気にせずに、よりパフォーマンスが欲しいとなればVirtex-7に、ポータブル機器など電力要件が厳しいものにシステムを載せたければArtix-7へとスケールアップ/スケールダウンが容易にできるようになる」(同)とする。

　FPGAの性能向上と価格低減、低消費電力化により、従来市場はもちろん、FPGAにとって新しい分野やまだ市場として登場していない未知なる市場での活用機会が広がるほか、統一アーキテクチャの採用によるシステム開発の柔軟性の向上が可能となる

　Xilinxのプロダクトマーケティング担当ディレクタのBrent Przybus氏

　3ファミリの特長は、Virtex-7が従来Virtex-6比で約2.5倍となる最大ロジックセル200万を達成、総ブロックRAMは63Mビットで13.1Gbpsトランシーバを最大80個搭載できるほか、PCI Express Gen3×8にも対応。ピーク時のシリアル帯域幅(全二重)は1.9Tbps、DSP性能(シンメトリックFIR)は4.7TMACSをそれぞれを達成しており、「1000万ゲート規模の300G対応の65nmプロセス対応のインターラーケンブリッジASICと比べても、ほぼ同様の消費電力でI/O帯域幅は同製品の1.2Tbps以上を達成している」(Xilinxのプロダクトマーケティング担当ディレクタのBrent Przybus氏)という。

　Virtex-7の概要と1チップ300Gブリッジチップへ利用した際のイメージ

　また、価格対性能比重視のKintex-7は、最大ロジックセル40万7,000で、総ブロックRAM29Mビットで10.3125Gbpsトランシーバを最大16個搭載可能で、ピーク時のシリアル帯域幅(全二重)は330Gbps、DSP性能(シンメトリックFIR)は1848GMACSをそれぞれを達成している。「最大の特長はコストで、Virtex-6 LX75T-FF784のコストを1.0とすると、同等性能のKintex-7 K70T-FBG676は0.30となり、かつ電力も48%削減ができるほか、システム性能も将来、従来の368MHzから491MHzへアップグレードすることが可能だ」(同)と説明する。

　Kintex-7の概要と次世代マルチモードラジオ適用時のイメージ

　さらに、低消費電力およびコスト重視のArtix-7は、最大ロジックセル35万2,000で、総ブロックRAM12Mビットで3.75Gbpsトランシーバを最大4個搭載可能で、ピーク時のシリアル帯域幅(全二重)は30Gbps、DSP性能(シンメトリックFIR)は714GMACSをそれぞれを達成している。「従来FPGAでは考えられなかった領域への対応が可能で、例えば、デジタル一眼レフを構成するために9つのASSPを用いていたシステムを1チップで置き換えることが可能で、それにより、ICのコストは66%低減、消費電力は37%低減、システムサイズは85%削減することが可能になる」(同)と、ASIC/ASSPの領域でも十分に通用することを強調する。

　Artix-7の概要とデジタル一眼レフへ適用した時のイメージ

　このほか、Virtexベースのアーキテクチャに統一されたこと、ならびにARMアーキテクチャとの連携によりソフトウェア側も恩恵が受けられるようになるという。AXIバスを活用することで、Spartan-6からVirtex-7へもIPおよびデザインの移植性も容易になるため、世代ごとにIPとデザインの移行にかかるコストも低減することが可能で、同社のFPGA開発環境「ISE Design Suite 12」にもそうした機能が追加されることとなる。「(ISE 12で利用可能な)次世代GUIであるPlanAheadを活用することで、より容易に従来のコードを次世代FPGAへインプリメントすることが可能となる」(同)とのことで、Virtex-6をベースとしたコードをVirtex-7へインプリメントするデモでは、約3分ほどでできることが紹介された。

　開発容易性の向上に向け、ISEのバージョンアップに加え、ターゲット・デザイン・プラットフォーム(TDP)やその下を支える「ARM Cortex-A9 MPCore」をベースとしたプラットフォーム「Extensible Processing Platform(EPP)」も用意されている。EPPを活用することで、ARMベースのデザイン設計を容易に行うことが可能となる

　なお、Xilinx 7シリーズはすでにシリコンが同社ラボにてテストを行っているほか、対応ソフトウェアのβ版も一部カスタマに向けて提供されているという段階で、最初の製品としてはVirtex-7が計画されており、2011年第1四半期から出荷開始される予定としている。

アフレル、中高大学向けプログラミング実践教材を最大100校に無償貸し出し

　

　アフレルは6月18日、教育用レゴ マインドストームを活用した、中学校・高校・大学・専門学校向けに新たに開発した3つのプログラミング実践教材の販売を開始したことを発表した。また、併せて公立中学校・高校での授業実践を対象とし、これらの教材を最大100校に無償導入(期間限定貸出)することを明らかにした。

　新たに開発された3つのロボット教材は

中学校 技術家庭科・技術分野向け(文部科学省学習指導要領準拠):WARPシリーズ「ロボットと計測・制御」高校向け: REALシリーズ「ロボットと情報技術」 NXTプログラミング入門高校、大学、専門学校向け:REALシリーズ「ロボットと情報技術」実習NXT

　各教材の内容

　となっており、これらの開発の背景として、中学校では平成24年の教科書改訂にて、技術科の「プログラムによる計測・制御」が必修となるほか、高校の「教科・情報」も改訂となり、こうした技術教育を推進することを目的に新たなロボット活用教材を開発したとしており、その特長として以下の3点を挙げている。

教員・指導者がすぐに授業を始められる指導用授業ガイドを標準装備。文部科学省学習指導要領に準拠。大学研究機関との共同研究および学校現場での実践授業をフィードバックした現実的なカリキュラム内容教育用レゴ マインドストームを使うことで、工具などの専門設備不要。安全安心に授業導入が可能自律型ロボットを動かす課題解決型、演習・実習中心の情報・制御分野の専門教材

　また、ロボット教材導入への足がかりとして実施される教材無償導入サービスは、公立の中学校および高校あわせて100校に最大3カ月の間、無償で貸し出すというもの。

　ロボットを活用した授業を実践する教師や導入を検討している都道府県市町村教育委員会向けに、 実践機会を提供するほか、実践された結果をアンケート集約し、ロボット活用教育の実践事例集として公開。相互情報公開により、現場教師の知識、実践力の向上を目指す参加型の教育推進プロジェクトとなっている。

　貸し出し内容

　なお、貸し出しキャンペーン期間は2010年9月から2012年9月までで、申し込み受付は2010年7月1日より順次開始、貸し出し条件に合う学校で先着順としている。