屋外型の自律ロボットレース「つくばチャレンジ」が初開催、3台が完走

　

　自律ロボットによる屋外型競技「つくばチャレンジ」(RWRC: Real World Robot Challenge)が16日～17日の2日間、茨城県つくば市にて開催された。長さ1kmの遊歩道を人間の補助・操作なしに移動するというもので、今年が初開催。大学・企業など27チームが出場し、ゴールを目指した。

　つくば国際会議場裏がスタート地点

　遊歩道の1km先にゴールがある

　つくば国際会議場で開催された「マイクロマウス2007」(主催:ニューテクノロジー振興財団)の併催イベント。同大会は再来年の2009年が第30回になるということで、それを記念して企画されたものだという。今年は試験的な開催となるが、来年はプレ大会、そして2009年には正式競技として発足する予定。

　コースは長さ1kmの遊歩道。基本的には直線だが、一部にカーブがあり、途中には橋も数カ所ある。「実環境」での競技となっているため、段差や落ち葉などはそのまま。また自動車は通らないものの、歩行者や自転車が来ることはあるので、ロボットには安全性も求められている。ちなみに最高速度は4km/h以下に制限されている。

　途中には橋も。様々な環境の変化に対応するのが難しい

　基本的には直線のコースだが、このようなカーブもある

　初日にはトライアル走行(予選)が行われ、エントリー33台中27台が出走(6台は棄権)。100mのコースを規定時間(12分間)以内に完走できた11台のみが、翌日の本走行へ出場する権利を得ることができた。

　2日目の本走行には、予選の成績順にロボットが出走。1台目の北陽電機・産総研ジョイントチームがわずか90mでリタイアという波乱はあったが、金沢工業大学と筑波大学の計3チーム(筑波大学は2チーム)が1kmを完走した(そのうち2台はGPSの誤差か、ゴールの数m手前でストップしてしまったが、完走と見なされた)。

　記念すべき第1走者は北陽電機・産総研ジョイントチーム

　その5分後に第2走者の金沢工業大学がスタート

　北陽電機・産総研ジョイントチームは路肩に乗り上げてリタイア

　金沢工業大学はゴール手前でストップ。着いたと判断してしまったようだ

　完走した筑波大学・つくろぼ。大島章氏がほぼ一人で開発したというシンプルなロボット

　筑波大学のもう1台はセンサーてんこ盛りのロボット。23分0秒というタイムは最短記録

本走行の結果(出走順) 団体名 記録

北陽電機・産総研ジョイントチーム90m 金沢工業大学1km(28分09秒) 筑波大学知能ロボット研究室 つくろぼ1km(23分45秒) 筑波大学知能ロボット研究室 屋外組1km(23分00秒) Meiji Robotic Systems(明治大学黒田研究室4年生チーム)530m 東大生研橋本研20m 東京農工大学ロボット研究会140m 日本SGI220m 宇都宮大学尾崎研究室180m SHINOBI(電気通信大学)30m 芝浦工業大学ヒューマン・ロボット・インタラクション研究室250m

　(※今年は順位付けは行わない)

　今年は初開催、しかもまだ正式な大会ではないということで、出場チーム数は少数になると見られていたが、主催者にとっては嬉しい誤算。33チームがエントリーというのは予想外だったようで、「事実上の本大会になってしまった」という声も。今年はほぼ直線のコースを進むだけだったが、来年は何らかのタスクを入れる可能性もあるそうだ。

動画

安定した走りを見せた金沢工業大学のロボット"真の完走者"はこの筑波大学・つくろぼのみ 動画

5組目以降は軒並みリタイア。これは明治大学チーム止まってしまった東大を日本SGIのセグウェイが追い抜く

ついに「地球の出」のハイビジョン撮影に成功!

　

　宇宙航空研究開発機構(JAXA)と日本放送協会(NHK)は13日、月周回衛星「かぐや(SELENE)」が「地球の出」のハイビジョン撮影に成功したと発表した。NHKが開発した宇宙仕様のハイビジョンカメラ(HDTV)によって行われたもので、10月31日には月面の撮影にも成功していた。「かぐや」は現在、高度約100kmの月周回軌道を飛行中。

　ハイビジョンカメラによる「地球の出」の撮影画像(提供:JAXA/NHK)。アラビア半島が小さく見えている

　「地球の出」(Earth-rise)とは、地上で見られる「日の出」のように、地球が月の地平線から昇ってくる現象のこと。アポロ計画で有名になったものだが、月は常に同じ側を地球に向けているので、じつは月面では地球はいつも同じ位置に見える。アポロ有人宇宙船や「かぐや」のように、月を周回する衛星でのみ見ることができる現象なのだ。

　こちらは逆に「地球の入り」(Earth-set)の撮影画像となる(提供:JAXA/NHK)。地球の向きは上下逆で、上が南となる

　この「地球の出」の撮影は事前に計画されており、予め分かっていたことではあるが、やはり実際の映像は圧巻。JAXAのWEBサイトで動画が公開されているので(解像度は今回も480×270に落とされている)、まずはそちらをご覧いただくのがいいだろう。

　月・地球と「かぐや」の位置関係

　撮影は11月7日に行われた。まず南極付近を裏側に飛行するときに「地球の入り」を、次いで北極の裏側から出てくるときに「地球の出」をそれぞれ撮影。「地球の入り」は望遠、「地球の出」は広角が使用されている。

ハイビジョンカメラ(HDTV)の主な仕様 センサー

CCD(1920×1080:有効画素数) 使用チップ数

3チップ プリズム

ダイクロイックプリズムによる三原色分光 レンズ

固定焦点(T:望遠、W:広角) FOV(視野角)

広角:51.23°(水平) / 30.17°(垂直) 望遠:15.60°(水平) / 8.80°(垂直)

　「かぐや」からのテレメトリデータによれば、現在の衛星の状態は正常。今後12月中旬からは、月の定常観測を開始する予定となっている。

VxWorksとLinuxの2本柱で適切なソリューションを提供

　

　「OS」というと、WindowsやMac OS、Linuxなど、パソコンやサーバ向けのOSを連想する読者も多いことだろう。しかし、OSを搭載している機器は、これだけではない。身近なところでいうと、携帯電話にはじまってインターネットに接続するブロードバンドアクセスルータ、プリンタ、ゲーム機、テレビに代表される家電製品など、身の回りに溢れている電子機器(あるいは組み込み機器)にもOS――いわゆる「組み込みOS」が搭載されているのだ。

　組み込みOSの中でも、高い信頼性とシェアを誇るのが米Wind Riverの「VxWorks」である。日本においても、携帯電話の基地局の多くはVxWorksを採用している。そのほか、レーザープリンタや複合プリンタ、IP電話やWi-Fi電話、ブロードバンドアクセスルータ、そして高い信頼性が求められる医療機器やFA、自動車、航空、宇宙、防衛など、多くの組み込み機器でVxWorksは活躍している。また、現在、日本が注力しているロボティクスの分野においてもVxWorksの採用は進んでいる。

　同社の戦略について、同社のVice President of Worldwide Sales and ServicesであるDamian Artt氏に話を聞いた。

　Wind RiverのVice President of Worldwide Sales and ServicesであるDamian Artt氏

Linuxとモバイルガジェットへ進出するWind River

　Wind Riverは1981年に設立した組み込みOSベンダである。1987年に組み込み向けのリアルタイムOS「VxWorks」を発表。このOSは1997年にNASA探査機にも採用され、火星へ送られた初の商用OSとなった。2003年にはOSDLおよびEclipse Foundationに参加、2004年には最新版となるVxWorks 6.0を発表、2005年には「Wind River Platform Linux Edition」を出荷、2006年にはマルチコアへの取り組みを強化している。同社は2001年にはBSDiからBSD/OSを買収し、FreeBSDの支援を表明していた時期もあった。その後、同社はFreeBSD支援をFreeBSD Mallへ譲り、現在ではLinuxを推進している。

　2007年に入ってからはFinite State Machine LabsからRTLinuxの関連特許や商標などの使用権を買収、Googleの提唱したOpen Handset Allianceへ参加、同じく携帯プラットフォームソリューションに関連したLiMo Foundationへ参加、Wind River LinuxwをplatformOViAに対応、2007年12月にはWind River Linux Platformの発表を計画するなど、Linuxプラットフォームへの注力と携帯端末への関与を強めている。

コンピュータアーキテクチャの話 (19) キャッシュの構造や働き(応用編)

　

　多階層のキャッシュの場合、一番大きな3次キャッシュに入っているデータの集合が一番大きく、2次キャッシュはこの集合の一部、1次キャッシュは2次キャッシュに入っているものの一部というように、上位のキャッシュの内容は下位のキャッシュの内容のサブセットというやり方が一般的である。この構成は上位キャッシュのデータは下位キャッシュに含まれることからInclusion Cacheと呼ばれる。これに対して、1次キャッシュの内容は必ずしも2次キャッシュに入っていない場合を許容するNon Inclusion(完全に排他の場合は、Exclusionとも呼ばれる)キャッシュも存在する。

　1次キャッシュミスで2次キャッシュからデータを読み込んだ時点では、当然、2次キャッシュにも同じデータが存在するが、その後、何らかの理由で2次キャッシュからそのキャッシュラインが追い出される時に、1次キャッシュのデータもInvalid化するのがInclusion Cacheで、1次キャッシュのデータをそのまま残すのがNon Inclusion Cacheであり、下図の1次キャッシュのピンクの部分が2次キャッシュから外にはみ出る。ヒット率の点からは残しておいた方が良く、2次キャッシュに比べて1次キャッシュの容量が比較的大きい場合にNon Inclusion方式にするメリットが大きい。しかし、Non Inclusionにすると、1次キャッシュのデータをWrite Backする場合に新たに2次キャッシュのキャッシュラインを確保する必要があり、制御は複雑になる。また、コヒーレンス制御のためのスヌープについてInclusionの場合は最下位のキャッシュのタグアレイだけをスヌープすれば良いが、スヌープは全てのキャッシュの内容が対象となるので、 Non Inclusionの場合は全部の階層のタグアレイをスヌープする必要が出るなど、良いことばかりではない。

　InclusionキャッシュとVictimキャッシュのデータ包含関係とアクセス、データの流れ

　少し毛色の変わったキャッシュとしてVictim Cacheという方式がある。キャッシュは各インデックスにはway数だけの格納場所しかないので、これらが全部使われた状態で新たにそのインデックスの別アドレスのデータを読み込む必要が出ると、LRUなどでどれかのキャッシュラインを追い出して場所を空ける必要がある。このとき、追い出されるデータを犠牲者(Victim)と呼ぶ。このデータは場所が無いので止む無く追い出されるのであって、メモリに格納された他のデータより再度使われる確率が高いというのがVictim Cacheの基本的な考え方であり、上位のキャッシュを追い出されたキャッシュラインだけを格納する。

　IBMのPOWER5プロセサはデュアルコアに約1.9MBの2次キャッシュを搭載する構成で、2次キャッシュをミスした場合は、Victim Cacheである36MBの3次キャッシュのタグアレイを引き、3次キャッシュにも入っていない場合は、当然、メモリにアクセスする。しかし、メモリからのデータは3次キャッシュを経由せず、直接、2次キャッシュに入る。そして、新たに2次キャッシュに入れるデータのために2次キャッシュから追い出されたデータが3次キャッシュに格納される。当然、3次キャッシュもこのデータを入れるために空きキャッシュラインを作る必要があり、3次キャッシュから追い出されたデータは、メモリの内容から変更されている場合にはメモリに書き戻される。

　当然、IBMはシミュレーションなどを行って、3次キャッシュをVictim Cacheとするほうが通常の3次キャッシュとするより性能が出るということでこの構成を採用したと思われるが、筆者の知る限りでは、どの程度の性能メリットがあるのかについての論文などは発表されていない。

　また、VIAのC7プロセサも64KBの1次命令キャッシュと64KBの1次データキャッシュから追い出されたVictimを保持する128KBのVictimキャッシュを持つ構成になっている。POWER5の場合は2次キャッシュの容量は3次キャッシュに比べてかなり小さいので、通常のInclusionのキャッシュとしても良いが、VIA C7の場合は合計128KBの1次キャッシュを128KBキャッシュの2次キャッシュでInclusionにすると1次キャッシュに入っているデータだけで2次キャッシュがいっぱいになり、2次キャッシュの意味が無くなってしまう。この点からもVictim Cacheとするのは妥当である。

コンピュータアーキテクチャの話 (28) マイクロプロセサの実装コスト

　

　この遅延時間の図は一例であるが、下の図のように入力容量10fFのインバータで長さ1mmの配線を通して信号を伝送すると、負荷容量は配線が100fF、次段のインバータの入力容量が10fFであり、Total Effortは11となる。65nmプロセスでTotal Effort=4の遅延が16psとすると、インバータの遅延が44ps、配線のRC遅延が209psで、概算であるが合計253psの遅延となる。

　リピータの挿入

　一方、配線を3分割すると各配線の容量は33.3fFで次段のインバータの入力容量を加えて43.3fFとなり、Total Effortは4.33でインバータの遅延は17.3psである。それに配線のRC遅延の209ps/9=23.2psを加えて40.5ps、これが3区間あるので合計で121.5psの遅延となり、リピータ無しの場合に比べて遅延時間はほぼ半減する。更に配線を細分化し、5区間に分割すると100ps程度まで遅延を短縮することができる。但し、5区間に分割すると配線容量が100fFに対してインバータの入力容量の合計は50fFとなり、信号を伝送するために充放電する総容量が1.5倍となり消費電力も約1.4倍に増加する。

　この分割を更に細かくしても遅延時間は改善されず、総容量が増加して消費電力が増大するだけであり、この上層配線では100ps/mm程度が遅延時間の下限である。

　しかし、配線の抵抗Rは配線の幅を増すと減少する。一方、配線の寄生容量は、上下の層の他の配線との間の寄生容量と、同一層内での隣接する配線との間の寄生容量があるが、後者の方が大きな比率を占めている。このため、配線の幅を広くすると、抵抗はそれに反比例して減少するのに対して、容量の増加は比例より小さくなり、結果としてRCの積が減少し遅延が減少する。上記の210nmピッチの上層の配線の場合は、リピータの挿入を最適化しても100ps/mm程度が限界であったが、配線のピッチを広げて抵抗を減らしたり、隣接配線との距離を増加して容量を減らしたりするとRCの積を減少させることが出来、最適なリピータ挿入と組み合わせることにより、1mmあたりの伝送遅延時間を減らすことが出来る。

　上記で使った1mmあたりのRC遅延の値はITRSロードマップが示す最小ピッチの配線の場合のものであり、上層でも下層の1.5倍程度の配線ピッチになっている。しかし、第22回で掲載した配線の断面写真を見ると、下層に比べて中間層は2倍程度の配線ピッチであり、上層は更にピッチが広く、かつ、配線層も厚いので抵抗も減少している。このような配線の場合はRC遅延は1mmあたり50～100ps程度に小さくなり、リピータを使うことにより更に半分程度の遅延を実現することが出来る。

　しかし、配線ピッチを広げると単位面積に収容できる配線の長さが減少することと、配線幅を広げた場合は、容量増により消費電力も増加するというコストを払う必要がある。