ルネサス、消費電力を85%削減したUSB3.0対応ホストコントローラLSIを発売

　

　ルネサス エレクトロニクスは7月14日、消費電力を従来製品比85%削減することに成功したUSB3.0対応ホスト・コントローラLSI「μPD720200A」を開発、即日サンプル出荷を開始したことを発表した。サンプル価格は1000円で、量産は月産200万個規模で2010年10月より開始予定、量産価格は300円を予定している。

　次世代NAND型フラッシュメモリ

　同製品は、USB3.0のデータ転送速度5Gbpsに対応するLSIで、USB周辺機器を接続していない状態の消費電力を従来製品「μPD720200」比85%減の50mWを実現しているほか、従来製品と端子配置が同じであるため既存のプリント基板を流用できることが可能だ。

　また、すでに市場実績のある同社製デバイスドライバソフトを無償で活用することが可能となっている。

ADI、マルチチャネルDAC「AD575x」ファミリを発表

　

　Analog Devices(ADI)は、産業用機器、特にプロセスコントロール向けに最適化されたダイナミック・パワーコントロール(DPC)回路を搭載したマルチチャネルD/Aコンバータ(DAC)「AD5755」を始めとする「AD575x」ファミリ3製品を発表した。AD5755はすでにサンプル出荷を開始しており、2010年10月からの量産開始を予定している。量産時の単価は1,000個受注時で13.35ドルとしている。

　同製品は、4個の独立したプロセス制御出力チャネル駆動が可能な16ビットDACと、プログラマブル電流および電圧出力ドライバ回路、DPCを内蔵したマルチチャネルコントローラICで4-20mA規格およびHARTの通信に対応する。

　DPCは、電流出力時において効果を発揮するもので、DC/DCコンバータから出力の間の状況と、出力後の各種回路で発生する負荷(抵抗値)を元に、センシングすることで最適な電圧を動的に決定。これにより、負荷に必要となる電力をある程度の余裕を持たせつつ最適化して供給すると同時に、システムのほかの部分での電力損失を最小化し、自己発熱と温度上昇を抑えることが可能。

　AD5755のブロック図とDPCの概念図。DC/DCコンバータの後段の状況と外部回路の負荷状態をフィードバックすることで、最適な電力を実現することが可能となる

　これにより、電力使用量は従来ソリューション比で最大80%削減することができるようになるほか、ジャンクション温度から周囲温度を差し引いた正味の温度上昇も75%低減することが可能となる。

　DPCを活用することで、電力を低減でき、結果的に発熱も抑えることが可能となりBOMコストの削減も可能になる

　電圧出力範囲は、0～5V、0～10V、±5V、±6V、±10V、±12Vで、出力電流範囲は0～20mA、4～20mA、0～24mAとなっており(電圧、電流出力いずれも±0.05%(typ)のTUE精度)、単一のアナログI/Oモジュールで従来品比2倍の性能と、最大4倍の端子数を実現している。

　また、AD5755はForce&Sence出力を備えているが、AD575xファミリとしては現在、HART接続機能(HART用端子)を有する「AD5755-1」、および電流出力のみの「AD5757」が用意されているほか、12ビットD/Aコンバータ品なども提供される予定となっている。AD5755-1およびAD5757もすでにサンプル出荷を開始しており、AD5755-1は1,000個受注時の単価が13.06ドル、AD5757は同11.56ドルとなっている。

　なお、AD5755については、評価用システムとしてリファレンス設計ボードの提供も予定されている。

　AD5755搭載評価ボード。右下の大きなチップがAD5755

　左が従来の電流/電圧出力を持つAD5422とDACを4つ搭載したを評価ボード。ボード左側がA/Dコンバータによる入力段で、右側が出力段となっている。右のAD5755の評価ボードと比べると、評価ボードながらAD5755の方がすっきりとした基板になっていることがわかる

STMicro、小型パッケージに搭載可能な低消費電力コンパレータを発表

　

　STMicroelectronicsは、複数の小型パッケージを選択することが可能な低消費電力コンパレータ「TS331」を発表した。すでに量産出荷を開始しており、単価は最小発注数量である1,000個購入時に約0.40ドルとなっているが、各パッケージにより単価が異なっているのに注意が必要。

　低消費電力コンパレータ「TS331」

　同製品は、同社の「Micropowerアナログ製品」に位置付けられるもので、20μAの電流消費量(typ)により、バッテリの消耗を抑えることが可能だ。また、電源電圧範囲は1.6V～5.0Vのため、1.6Vを活用することで、システム全体の電力消費量を節約するように設計されたシステムでも使用することが可能となっている。

　また、レール・ツー・レール入力は、電源電圧を最大まで印加できるため、設計者は、低い動作電圧に伴う限られたダイナミック・レンジを最大限利用することが可能である。

　さらに、パッケージは表面実装SC70-5(2.1mm×2.0mm×1.0mm)および、SOT23-5(3.1mm×3.2mm×3.45mm)で提供され、産業用コンピューティング機器やモバイル通信インフラを含む幅広い環境とアプリケーションで安定した動作を可能にする広い動作温度範囲(-40℃～+125℃)を実現している。

コンピュータアーキテクチャの話 (195) ディレクトリベースのコヒーレンス機構(1)

　ディレクトリベースのコヒーレンス機構

　これまで述べたスヌープを使用するキャッシュコヒーレンス機構は、各プロセサが他の全プロセサにスヌープを送る。したがって、各プロセサが受け取って処理をする必要があるスヌープの回数は、システムに含まれるプロセサ(正確には、コヒーレンスを維持するキャッシュの単位であり、チップ内の全コアに共通のInclusionの3次キャッシュを持つ場合は、チップ上のコア数とは無関係にチップ数であるが、一方、Non Inclusion Cacheの場合は、チップ内の各コアのキャッシュもスヌープする必要があり形態によって異なる)に比例して増加する。結果として、コモンバスの場合は、バスを通過する要求や応答の数はプロセサ数の2乗に比例して増加する。

　このため、1つのコモンバスで接続できるプロセサ数は、実用的には4個程度が上限である。コモンバスでなく、アドレスバスのインタリーブやデュプリケートタグを使い、データバスをクロスバとするなどの対策をとるとより多くの要求を捌けるようになり、64チップのSunのStarfireや、商品化された最大規模のシステムである富士通のPrimePower2500の128チップのシステムなどがあるが、スヌープ方式では、これより大きなシステムを作るのは難しい。また、前述のように、スヌープフィルタを用いてスケーラビリティを改善することができるが、やはり、スヌープをブロードキャストしてキャッシュコヒーレンシを維持する方式で、大規模なシステムを作るには限界がある。

　ということで、スタンフォード大のDASHプロジェクトなどで、多数のプロセサでメモリ空間を共用する分散メモリ方式が研究された。

　プロセサ数の2乗に比例して処理する要求や応答が増えてしまうのは、要求するアドレスのキャッシュラインがどのプロセサに格納されているかが不明であるので、闇雲に、全プロセサに問い合わせを送ってしまうからである。したがって、各プロセサが、要求するアドレスのキャッシュラインをどのプロセサが持っているかを知っており、それらのプロセサだけに要求を送るようにすれば良いという考えが出てきた。しかし、各プロセサが、他のすべてのプロセサがどのアドレスのキャッシュラインを持っているかを把握しようとすると、各プロセサのキャッシュ状態の変更を全プロセサに通知する必要がある。これにはプロセサ数の2乗に比例する通信が必要となってしまうので、問題の解決にはならない。

　このため、ホームノードという概念を導入する。各ノードは、プロセサとメモリを持ち、自分のノードのメモリのデータがどのノードのキャッシュに保持されているかを一元的に管理するという機能を持つ。そして、あるノードのプロセサがキャッシュミスを起こしてデータが必要となると、そのアドレスのメモリが接続されたノード(これをそのアドレスのホームノードと呼ぶ)に要求を送る。

　ホームノードは、要求されたアドレスのデータがどのプロセサのキャッシュにも格納されていない場合は、自分のメモリを読んでデータを要求元に送り返すと同時に、そのアドレスのキャッシュラインが要求元のプロセサに格納されているという情報を記憶する。この情報を記憶する構造をディレクトリと呼ぶ。

　図9.18 ディレクトリ方式でのメモリの読み出し

　プロセサP3がキャッシュミスを起こしてメモリをアクセスすると、そのアドレスからP0がホームノードであることが分かる。しかし、図9.18に示したリング構造の接続ではP3からP0への直接のパスは存在しないので、(1)でP3はP2にメモリの読み出し要求を送る。そして、P2は自分宛のメッセージではないので、(2)で読み出し要求をP0に転送する。

　ホームノードのP0は、自分宛の読み出し要求を受け取ると、(3)でディレクトリ(とメモリ)を読み、そのアドレスのデータが他のノードにキャッシュされているかをチェックする。この例では、P1がそのアドレスのデータをキャッシュしていることが判明し、(4)でホームノードP0はP1に対してキャッシュラインのシェア指令を送る。また、同時に、暫定の結果という情報をつけて要求元のP3にメモリから読んだデータを送る。

　このシェア指令を受けたP1は、そのキャッシュラインに書き込みが行われている場合は、キャッシュから最新のデータを読み出し、(5)で要求元のP3とホームノードのP0に送る。

　要求元のP3は、(5)でホームノードのP0からの暫定のデータと、P1からの書き換え後のデータを受け取る。この場合はP1からのデータを優先して自分のキャッシュに格納する。一方、P1のキャッシュラインが書き換えられていない場合は、P1はP3にデータを送らないので、P3は、(5)でP2経由で受け取った暫定データをキャッシュに格納する。

　また、P0は(5)でP1から書き換えられたデータを受け取るとメモリに書き込み、P1とP3がそのアドレスのデータをキャッシュして持っているとディレクトリに記入する。

　このように、ディレクトリ方式では、必要なノードにだけ指令を送る。この方式でも、各ノードのメモリが全ノードにキャッシュされてしまうと2乗に比例する通信回数が必要になってしまうが、一般には、キャッシュされるノード数は一定の範囲に収まるので、ほぼ、プロセサ数に比例した通信回数となり、2乗に比例するブロードキャスト・スヌープ方式と比較するとスケーラビリティーが高く、多くのプロセサを持つシステムを構築できる。大規模なディレクトリ方式のシステムの例は、Silicon Graphics(SGI)のOriginサーバで、 Origin 2000システムはディレクトリ方式により、最大1024 CPUのキャッシュコヒーレントなシステムを実現している。

金星探査機「あかつき」、セラミックスラスタの軌道上実証に成功

　

　宇宙航空研究開発機構(JAXA)は、5月21日に打ち上げた金星探査機「あかつき」が6月28日、地球から1460万km、太陽から1.06天文単位の距離において500Nの軌道制御エンジン(OME)の噴射を行い、あかつきのために新たに国内で開発された窒化珪素(Si3N4)製セラミックスラスタの世界初の軌道上実証に成功したことを発表した。

　同スラスタはヒドラジンと四酸化二窒素を燃料とする液体ロケットエンジンで、主に金星軌道投入時の逆噴射に使われるもの。

　今回軌道上実証に成功した軌道投入用500N級セラミックスラスタの搭載位置(提供:JAXA)

　今回の噴射は金星への接近条件を調整するためだけでなく、金星周回軌道投入の際のエンジンの出力特性を把握するためにも不可欠な作業で、その後実施したJAXA内之浦局、同臼田局、NASA深宇宙ネットワーク(DSN:Deep Space Network)局による軌道追跡の結果、13秒間のOMEの燃焼で約12m/sの速度修正というほぼ計画通りの軌道制御が行われたことが確認された。

　次回の軌道制御(微調整)は2010年11月上旬頃に実施予定で、金星への最接近および金星周回軌道への投入は12月7日となる予定。

　なお、あかつき本体および搭載機器の状態は正常で、打ち上げ当日夜に初期機能確認を終えた紫外線イメージャ(UVI)、1μmカメラ(IR1)、中間赤外カメラ(LIR)に加え、新たに超高安定発振器(USO)についても予定どおりの周波数安定度が達成できていることが確認されたという。