NTT-AT、LEDとブザー、押しボタンを標準装備したRFIDタグシステムを発売

　

　NTTアドバンステクノロジ(NTT-AT)は、双方向通信に対応したアクティブ型RFIDシステム「NIRE タイプ3」を今月末より販売する。RFIDタグにLEDとブザー、押しボタンを搭載している。例えばこのRFIDタグを倉庫内の物品に装着すれば、物品探索の際にRFIDタグが発する音や光で目標物を効率的に見付けることができる。

　本システムには、RFIDタグとゲートウェイ端末が含まれる。使用する無線周波数帯域は、310MHz帯。RFIDタグは、2つのLEDとブザー、そしてLEDの発光やブザーの音を止めるための押しボタンを備えている。電源には充電式リチウム電池またはリチウムコイン電池を用いる。外形寸法は48×66.5×15.5mm(ただし突起物は含まない)。重さは充電式リチウム電池を用いた場合は39g、リチウムコイン電池の場合は34gである。

　ゲートウェイは、インタフェースとしてEthernet、USB、RS-232-C、無線LAN(IEEE802.11b/g)を備えている。電源にはACアダプタ、PoE、電池を使用可能。外形寸法は85.2×108×32.5mm(ただし突起物は含まない)で、重さは250g。

　本システムは、パソコンからゲートウェイ端末を経由して任意のRFIDタグにコマンドを送信すると、RFIDタグのLEDが光ったり、ブザーが音を発するというもの。RFIDタグの押しボタンを押せば、それをパソコン側に通知するとともに、光や音を停止できる。なお、RFIDタグの収容数は無制限。オプションでやり取りするデータを暗号化できる。

　同社では、倉庫内の物品管理や、工場内の生産管理システム、人の入退出管理などでの利用を見込んでいる。

　そのほか、本システムの評価のためのトライアルキットも用意している。トライアルキットには、RFIDタグ(10個)、ゲートウェイ端末(1台)とサンプルソフトウェアや取扱説明書を収録しいたCD-ROMなどが含まれている。

小型センサなどMEMS製品が一堂に

　

　7月25日(水)～27日(金)までの3日間、東京ビッグサイト(東京国際展示場)にて、MEMS(Micro Electro Mechanical Systems)やナノテクノロジ、微細加工技術などに関する展示会「第18回 マイクロマシン/MEMES展」が開催された。主催はマイクロマシンセンター、オーガナイザはメサゴ・メッセフランクフルト。

　本展示会は、今年から名称を「マイクロマシン展」から「マイクロマシン/MEMES展」に変更した。また、会場も東京ビッグサイトに移行。開催時期も昨年までは11月だったが、今年は7月へと前倒しされた。今年は8カ国から362の関連企業や団体、研究所、大学が出展し、来場者数は12,424人にも上った。

MEMSマイクロフォンチップ – オムロン

　オムロンのブースでは、携帯電話、PDA、ディジタル・スチール・カメラ向けの製品としてチップサイズ 1.2×1.3×0.4mmのMEMS(Micro Electro Mechanical Systems)マイクロフォンチップを展示した。

　入力電圧は11.5～12.5V、最大印加電圧は15V、感度は-40dBVとなっている。本製品は7月23日からサンプルの出荷が開始されている。

　また、同社からはGHzオーダの信号が伝送可能なRF SPDT(Single-Pole Dual Throw)スイッチが参考出品されていた。パッケージのサイズは5.2×3.0×1.7mm、最大消費電力は1μW、切り替え時間は100μs以下となっている。10GHzでの挿入損失は10dB、アイソレーションは25dB。また、1億回の開閉に耐えるという。本製品は来春初頭に出荷が予定されている。

　MEMSマイクロフォンチップ。バックチャンバの断面形状をひし形にすることで、特性を向上させている

　RF MEMSスイッチ。小型パッケージにMEMSチップが2個内蔵されている

オムロン、16チャネルの静電容量タッチセンサIC「B6TS-16LF」などを発売

　

　オムロンは、静電容量タッチセンサIC「形B6TS-08LF」と「形B6TS-16LF」を今月30日より発売する。本製品をカスタマイズしたカスタムICでの提供や、ソフトウェアライセンシング販売も行う。

　静電容量タッチセンサIC「形B6TS-08LF」(左)と「形B6TS-16LF」(右)

　「形B6TS-08LF」のチャネル数は8、「形B6TS-16LF」は16である。ノイズフィルタ機能や、温度や湿度による影響を除去するための自動補正機能などを備えている。電源電圧は3.0～5.5V、動作温度範囲は-20～85℃。

　形B6TS-08LFの出力はSPIおよびUART。消費電力は9mAである。パッケージは32ピンのQFP。また形B6TS-16LFの出力はパラレルまたはSPI。消費電力は12mA。パッケージは52ピンのQFPである。

　本製品に対応した開発ツール「形B6TW-S08LF」「形B6TW-S16LF」も用意している。開発ツールには、インタフェースボードや各チャネルの評価ボード、RS-232-Cケーブル、評価ボード用のコネクタケーブル、サンプルソフトウェアなどを収録したCD-ROMが含まれる。

FTF America 2007

　

　6月25～28日(米国時間)に米国フロリダ州オーランドにて開催された米Freescale Semiconductor(以下、Freescale)のプライベートショーである「Freescale Technology Forum Americas 2007」(以下、FTF)においては、PowerPCについての発表もあった。

　昨年のFTFからの進展としては、

PowerISA 2.04の公開e200コアの新製品を発表e200コアのIPの販売を開始

　などが挙げられる。本稿では、これらの項目についてレポートしていく。

PowerISA 2.04/2.05についての発表 – 仮想化機能は2.06から

　昨年のFTFで発表されたロードマップでは、バージョン2.03に続き新バージョンの開発を行っていることが明らかにされている。今年3月には新しいPower ISA 2.04が公開されるとともに、さらにPower ISA 2.05の開発が進んでおり、またこれに引き続きPower ISA 2.06を開発していることが正式に発表された(図1)。

　すでにバージョン2.04は公開されているが(図2)、その主要な相違点は、

New Server Page Protection States:PTE(Page Table Entry)に、”state of the page protection bit”が追加されたServer Virtualized Partition Memory:メモリのPartitioning機能が追加されたServer Virtual Page Class Key Protection:PTEのKeyフィールドと、それに連動する形でKey操作関連機能が追加されたServer Time Base Facility – TBU40:40bitのTime Base Synchronization機能が追加された

　といった程度となっている。

　いずれもサーバ向けの機能追加となっており、あまり組み込み向けには関係ない要件である。面白いのは「Virtualized」という言葉はあっても、仮想化(Virtualization)そのものはまだ実装されていないという点だ。バージョン2.05でもこの状況は同じようで、仮想化機能が実装されるのは2008年以降に発表が予定されるバージョン2.06ということになっている(図3)。

　図1 2007年中に2.05 Specificationも公開されるらしい。時期的な話はなかったが、おそらく年末であろう

　図2Specificationはこの図に示されたURLから無償で入手できる。ただし、差分はごく僅かである

　図3バージョン2.05についての説明は相変わらず皆無だった

　筆者が考えるに、バージョン2.06でいきなりすべての仮想化関連機能を実装するのではなく、あらかじめ仮想化に関係する部分について、早いタイミングでSpecificationを定められる部分をバージョン2.04/2.05でリリースすることで、スムーズに仮想化技術に移行できるようにしよう、という配慮がここにはあるのだろう。

　幸いというべきか、現時点でPowerPCをベースとしたサーバシステムを作っている主要なベンダはIBMだけだし、バージョン2.04/2.05の追加項目そのものもIBMからの意向が強いだろうから、こうした段階的なリリースであってもそれで困るというベンダはないと想像される。仮想化を使ったパーティション分割そのものは、組み込みに無縁とはいえないものの、現時点でのニーズはほとんどないので、バージョン2.04/2.05のSpecificationで要件が追加されたからといって別に困ることはないだろう。

　ただ、こんなに早いタイミングでVersion 2.04/2.05が別々に出ることにどれほどの意味があるのか、疑問に感じる。Power ISAは言うまでもなく、プロセッサアーキテクチャのSpecificationなのであり、Specificationが公開されるというのは、当然これに基づいてプロセッサの設計が行われることを想定しているはずだ。

　プロセッサの設計は、一般的に数年単位の開発期間が必要となる。勿論バージョン2.03から2.04とか、おそらくバージョン2.04から2.05へのアップデートもそれほど大きな変更はないから、既存のコアに若干のカスタマイズを施す程度で対応できるのかもしれない。しかし、それでも数ヶ月で対応できるというレベルではない。どう考えてもバージョン2.04がリリースされてからコアの設計を始めていたら、製品を出荷する前にバージョン2.05をリリースすることになる。これはあまりに馬鹿馬鹿しい。

　こう考えると、すでにバージョン2.04/2.05のSpecificationを満たすコアをIBMが設計していると考えるのが妥当であろう。これは既存のPower ISA 2.03をベースに仮想化機能の拡張をIBMが独自に施しており、この独自拡張の分をバージョン2.04/2.05という形で後から標準化しているという話だ。もちろん標準化の過程で実装が多少異なる部分が出てくる可能性もあり、そのぶん設計の手戻りは発生するかもしれない。しかしそれでも、これが最短期間で仮想化機能を搭載するPower ISAに準拠した新しいプロセッサコアを開発する方法だろう。

　しかしながら昨年のインタビューの中でFreescaleも仮想化に関して色気を見せていたところを見ると、実際にはIBMとFreescaleの両方がここに関わっている可能性は否定できない。しかしながら、IBMは仮想化に関して、System/370から続くかなりの技術と経験を持っていることを考えると、基本的なアーキテクチャに関してはIBM主導なのではないかと想像される。

コンピュータアーキテクチャの話 (86) 引き放し法は本当に速いのか?

　

　割り算の教科書をみると、引き戻し法では最大2Nサイクルを必要とするが、引き放し法では、最大N+1サイクルで計算ができるので、引き放し法の方が速いと書いてある。しかし、引き算の結果がマイナスになったからといって、元に戻すだけのために次の1サイクルを使うような設計は良い設計とは言えない。仕事でこんな設計をしていたのでは、上司にお目玉を食らうのが関の山である。

　引き過ぎを戻すのに1サイクルを使わないでも、次の図のように、アダーの出力がマイナスになったら、被除数レジスタに引き算結果を書き込むのではなく、もとの被除数レジスタの値を書き込めば、同一サイクルで引き戻すことができる。

　図5:改良型の引き戻し法割り算器。減算結果がマイナスになると、アダーを通す前の被除数を書き戻す。

　このようにすると、被除数レジスタの前にマルチプレクサが必要となるが、実は、前に掲げた図2の回路でもアダーの加算と減算を切り替えるには、除数とその否定を切り替えるマルチプレクサが必要なので、特に部品が増えるわけではない。また、次の図6に両方の割り算器のクリティカルパス(サイクルタイムを決める、遅延時間的に一番長いパス)を青線で示すが、どちらの方式も被乗数レジスタ、マルチプレクサの切り替え入力からデータ出力、アダーを通っており、サイクルタイム的にも差がない。

　図6:割り算器のクリティカルパス。左が図2の方式で除数の加算、減算の切り替えのマルチプレクサがある。右が同一サイクルで戻す方式。

　つまり、図6右の回路を使えば、引き戻し法でもNサイクルで割り算ができ、1サイクルの長さの点でも図2の回路と差がないので、引き放し法よりも、若干、速く割り算ができてしまう。

ゼロをスキップして計算時間を短縮

　また、割り算の最初は、被除数レジスタの上位半分はゼロが詰まっており、除数を引くと、当然、マイナスになってしまう。この状態は、割り算ステップが進んで被除数が左シフトされて、被除数の最上位ビットの位置と除数の最上位ビットの位置が一致するまでは続く。引き戻し法の場合でいうと、この状態になるまで、引き算をやって、それを戻すという操作を繰り返しているだけで無駄である。

　整数の割り算の場合は、普通のプログラムでは、被除数の値も32ビットとか64ビットの語長を一杯に使うような値が出現するのはまれなので、乗算のところでやったように、ゼロが連続していれば複数ビットの左シフトをまとめて1サイクルに行い、被除数の上位のゼロをスキップしてしまえば処理時間を短縮できる。

　除数の最上位の”1″と並ぶ位置まで被除数の左シフトを繰り返すのがベストであるが、長い語のどこに最上位の”1″があるかを1サイクルで見つけるのには多くのゲートを必要とするし、更に、両者の最上位ビット位置の差に応じて任意のビット数の左シフトを行う回路も多くのゲートを必要とする。ということで、実用的には、被除数レジスタの下側半分の最上位側の数ビットを検査し、それが全てゼロの場合は、その部分が上位半分に入ってきても除数を超えることは無いので、検査したビット数分の左シフトを行うという方法が一般的である。

　例えば、32ビットの被除数の上位16ビットがゼロであるとすると、単純な引き戻し法では32サイクル掛かるが、1サイクルに2ビットづつゼロスキップを行うと、8+16=24で24サイクルとなり25%速くなる。