TSMC、45nmプロセスのロードマップを公開

　

　台湾の半導体ファウンドリTaiwan Semiconductor Manufacturing Company(TSMC)は13日、都内で会見を開き、45nmプロセスのチップの量産化について具体的な説明を行った。さらに会見では、来年(2008年)第2四半期に45nmプロセスのハーフシュリンクとなる40nmプロセス「CLN45GS」に取り掛かる予定であるとも語った。

　40nmプロセスについて語るTSMCジャパンのField Technical Support & Marketingディレクターの石原宏氏

　同社は今月10日に45nmプロセスで製造するチップの量産化を発表しているが、今回の会見では具体的なロードマップを示した。45nmプロセスでは、最初にロジック回路で構成されるチップ向けの低消費電力プロセス「CLN45LP」を投入するという。その後、2008年第1四半期にはDRAMで構成されるチップ向けのプロセス「CLN45LP」を導入。2008年第2四半期に、ミクスドシグナル(アナログ・デジタル混載)およびRF用チップ向けの「CRN45LP」を順次投入する。さらに、低消費電力プロセスと高速なチップ向けのプロセスを組み合わせたプロセス「CLN45LPG」を来年第2四半期から導入する予定。

　45nmプロセスのハーフシュリンクとなる40nmプロセスについては、「CLN45GS」のほか、ミクスドシグナルおよびRF向けの「CMN45GS」や、DRAM向けの「CLN45GS」をともに来年の第3四半期に投入するという。

　会見では、45nmプロセスで製造するチップの試作サービス「CyberShuttle」を本年(2007年)5月に開始するとも発表した。CyberShuttleについては、現在、すでに多数の予約が入っているという。本年は5月、9月、12月に実施し、来年からは隔月で実施する予定。