STMicro、FIFOメモリブロックを集積した3軸デジタルジャイロを発表

　

　STMicroelectronicsは、FIFOメモリ・ブロックを集積した、3軸デジタル・ジャイロ・センサ「L3G4200DH」を発表した。

　FIFOメモリ・ブロックを集積した3軸デジタル・ジャイロ・センサ「L3G4200DH」

　同製品のFIFOメモリ・ブロックは、最大32サンプルの各x、y、z軸出力データ(合計96レベル)を格納することが可能。これにより、センサとホスト・プロセッサ間の連続的な角速度データの通信が不要になるため、スリープ・モード状態の時間が増加し、システム全体の消費電力の低減が可能となる。また、同メモリブロックは、必要なレベルまでメモリにデータが格納された時点で専用のウォーターマーク(リファレンス)割込み信号を発生させることができることから、アプリケーション設計者はFIFOを数種類の異なる動作モードにプログラムすることが可能だ。

　また、時間の経過と温度の変化に対する高い出力安定性を実現しており、カスタマ側での追加較正作業は不要なほか、ノイズ低減とアプリケーションの柔軟性を向上させるフィルタ機能を搭載しているため、カスタマは内蔵のハイパス/ローパス・フィルタを個別に設定することで、限定した帯域幅の信号のみを出力させることが可能となっている。

　さらに、16ビットのデータ出力とカスタマが選択可能な角速度検出(フル・スケール)範囲(±250dps～±2000dps)を備えている。

　なお、量産は2010年第3四半期を予定しており、大量購入時の価格は約2.9ドルとしている。